Searching PAJ 페이지 1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2001–338838 (43)Date of publication of application: 07.12.2001


(51)Int.Cl. H016 4/40
H01C 7/00
H01C 13/00
H01F 27/00
H01F 27/00
H01G 4/12
H016 4/30
H03B 5/04
H03B 5/12
H03H 7/06

(21)Application number: 2000–155584 (71)Applicant: SHARP CORP (22)Date of filing: 26.05.2000 (72)Inventor: TSUDA YOICHI

(54) MULTI-FUNCTIONAL ELECTRONIC PARTS, ITS MANUFACTURING METHOD, AND VOLTAGE-CONTROLLED OSCILLATOR EQUIPPED THEREWITH (57) Abstract:

PROBLEM TO BE SOLVED: To provide multi-functional electronic parts composed of a plurality of packaging parts fulfilling different electrical functions and a voltage—controlled oscillator the substrate area of which can be reduced by mounting the parts.

SOLUTION: The multi-functional electronic parts in which a resistor and a capacitor are connected in parallel between conductor electrodes 22 and 23 for mounting are constituted by providing resistors 24 on the surfaces of insulating layers except the surfaces on which the electrodes 22 and 23 are provided in a chip type capacitor 21 provided with the electrodes 22 and 23 on its facing surfaces. When such electron parts are connected to the emitter electrode of a transistor for oscillating the voltage-controlled oscillator, the number of parts constituting the oscillator can be reduced by one as compared with the conventional example.



(19)日本**旧特許**庁(JP)

(12) 公開特許公報(A)

(II)特許出願公開番号 特|開2001-338838 (P2001-338838A)

(43)公開日 平成13年12月7日(2001.12.7)

(51) Int.CL?		識別記号		FΙ			Í	~73~}*(参考)
H01G	4/40			H01	C 7/00		Н	5E001
H01C	7/00				13/00		С	5 E O 3 3
	13/00			H 0 1	G 4/12		346	5 E O 7 O
H01F	27/00				4/30		301F	5 E 0 8 2
H01G	4/12	3 4 6					311D	5 J O 2 4
			審查請求	未耐求(請求項の数12	OL	(全 10 頁)	最終頁に続く

(21)出顧番号	特顧2000-155584(P2000-155584)				
(22) H Mai E	平成12年5月26日(2000.5.26)				

(71)出願人 000005049 シャープ株式会社

シャーフ株式会社

大阪府大阪市阿倍野区長池町22番22号 (72)発明者 津田 陽一

140元列目 中田 勝一

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(74)代理人 100085501

弁理士 佐野 静夫


最終頁に続く

(54) 【発明の名称】 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器

(57)【要約】

【課題】 本発明は、複数の異なる電気機能の実装部品を 1つの電子部品として構成された複合機能電子部品と、 この複合機能電子部品が搭載されることによって、その 基板面積をかさくすることができる電圧制御発振器とを 提供することを目的とする。

【解決手段】対向する2面に実装用導体電極22、23 常設けられたップ型コンデッセ21において、実装用 導体電極22、23の設けられた面以外の純緑陽表面 に、抵抗体24を設けることによって、実装用導体電極 22、23回に抵抗とコンデッが並列に接続された被 合機能電子部品を構成することができる。このような振 のような振り トランジスタのエミッタ電磁に接続することで、従来に 比べて、電圧制算発展整と構成するための部品点数を1 点所除することができる。



【特許請求の範囲】

【請求項1】 外部と電気的に接続するための第1 実装 用導体電極及び第2実装用導体電極と、前記第1 実装用 導体電極のみを電気的及び中期的に接続された複数の第 1 導電体層と、前記第2 実装用導体電極のみと電気的及 び物理部に接続された複数の第2 導電体層と、前記第1 及び第2 塞電代欄間及びその側面を覆う絶幾層とで構成 されるとともに、前記第1 導電体層と前記第2 導電体層 が前記絶縁層を挟んで交互に形成された積層とラミック コンデンサと

該積層セラミックコンデンサにおける前記第1及び第2 実装用導体電極の形成されていない前記絶縁層の表面に 形成されるととともに、前記第1及び第2実装用導体電 極と電気的及び物理的に接続された抵抗体と、

を有することを特徴とする複合機能電子部品。

【請求項2】 前記複合機能電子部品の形状が、直方体 形状であるとともに、

対向する2面に前記第1及び第2実装用導体電極が形成され。

該第1及び第2実装用導体電極が形成された2面以外の 4面のうちの少なくとも1面の前記絶縁層の表面に、前 記抵抗体が形成されることを特徴とする請求項1に記載 の複合機能電子部品。

【請求項3】 抵抗機能と容量機能を有する複合機能電子部品の製造方法において、

第1 導電体層と第2 導電体層の間及びその周囲に絶縁層 が形成されるように、前記第1及び第2 導電体層及び前 記絶縁層が順に積層された後、

周囲に形成された前記絶縁層の表面上に抵抗体が形成さ れ.

前記第1導電体層及び前記抵抗体に電気的及び物理的に 接続されるように、外部と電気的に接続するための第1 実装用導体電極が形成されるとともに

前配第2導電体層及び前記抵抗体に電気的及び物理的に 接続されるように、外部と電気的に接続するための第2 実装用導体電極が形成されることを特徴とする複合機能 電子部品の製造方法。

【請求項4】 前記複合機能電子部品が形成された後、 前記複合機能電子部品のアドミッタンスが測定され、

測定したアドミッタンスの実数値より抵抗部分の抵抗値 が検出されるとともに.

測定したアドミッタンスの虚数値より容量部分の容量値 が検出されることを特徴とする請求項3に記載の複合機 能電子部品の製造方法。

【請求項51 外部と電気的に接続するための第1実装用 海体電極の及び第2実装用導体電極と、前記第1実装用 海体電極のみと電気的及び特理的に接続された複数の第 1 海電体層と、前記第2実装用導体電極のみと電気的及 で物理的に接続された複数の第2 海電体層と、前記第1 及び第2 場電体層間及びその周囲を覆う後接層とで構成 されるとともに、前記第1導電体層と前記第2導電体層 が前記絶縁層を挟んで交互に形成された積層セラミック コンデンサと

該積層セラミックコンデンサにおける前記第1及び第2 実装用導体電極の形成されていない前記検練層の表面 は抗値の低い導体材料で形成されるととともに、前 記第1及び第2実装用導体電極と電気的及び物理的に接 続されたインダクタンスパターンと、

を有することを特徴とする複合機能電子部品。

【請求項6】 前記複合機能電子部品の形状が、直方体 形状であるとともに、

対向する2面に前記第1及び第2実装用導体電極が形成 され、

該第1及び第2実装用導体電極が形成された2面以外の 4面のうちの少なくとも1面の前記絶縁層の表面に、前 記インダクタンスパターンが形成されることを特徴とす る語求項5に記載の複合機能電子部品。

【請求項7】 抵抗機能と容量機能を有する複合機能電子部品の製造方法において

第1導電体層と第2導電体層の間及びその周囲に絶縁層 が形成されるように、前記第1及び第2導電体層及び前 記絶縁層が順に積層された後、

抵抗率の低い導体材料によって、周囲に形成された前記 絶縁層の表面上に、インダクタンスパターンが形成さ れ.

前記第1 将電体層及び前記インダクタンスパターンに電 気的及び物理的に接続されるように、外部と電気的に接 続するための第1 実装用導体電極が形成されるととも に、

前記第2導電体層及び前記インダクタンスパターンに電 気的及び物理的に接続されるように、外部と電気的に接 続するための第2実装用導体電極が形成されることを特 後とする複合機能電子部品の製造方法。

【請求項8】 前記複合機能電子部品が形成された後、 前記複合機能電子部品の共振周波数が測定されることを 特徴とする請求項7に記載の複合機能電子部品の製造方

【請求項9】 制御電圧によって発振周波数を変化させ る電圧制御発振器において、

外部と電気的に接続するための第1実装用海体電極及び 第2実装用導体電極と、前記第1実装用海体電極のみと 電気的及び物理的に接続された複数の第1専電体層と、 前記第2実装用導体電極のみと電気的及び物理的に接続 された複数の第2専電体層と、前記第3及び多準電体 層間及びその問囲を覆う絶縁層とで構成されるととも に、前記第1導電体層と前記第2導電体層が前記絶縁層 を挟んで変互形成された頻像セラミックコンデンサ と。該頼層セラミックコンデンサにおける前記第1及び表 第2実送用導体電極の形成された初まが記第1及び表 面に形成されるとともに、前記第1及び表 面に形成されるとともに、前記第1及び表 体電極と電気的及び物理的に接続された抵抗体と、から 成る複合機能電子部品を、

有することを特徴とする電圧制御発振器。

【請求項10】 インダクタンス素子と電圧可変容量素 子とから成る共振回路と

制御電極に前記共振回路が接続されるとともに直流電圧 でバイアスされた発振用トランジスタと、を有し、 前記発振用トランジスタのエミッタ電極に一端が接続さ

れるとともに並列に接続された抵抗及びコンデンサが、 前記複合機能電子部品によって構成されることを特徴と する請求項9に記載の電圧制御券撮器。

【請求項11】 制御電圧によって発振周波数を変化させる電圧制御発振器において.

外部と電気的に接続するための第1実装用導体電極及び 第2実践用導体電極と、前記第1実装用導体電極のみと 電気的及び特理的に接続された複数の第1準を帰居と 前記第2実集用導体電極のみと電気的及び特理的に接続 された複数の第2導電体層と、前記第1及び第2導電体 層間及びその周囲を覆き能影響と準電体層が前記絶縁層 層間及びその周囲を覆き能影響と導電体層が前記絶縁層 を挟んで変互に形成された程像セラミックコンデンサ と、該積層セラミックコンデンサにおける前記第1及び 第2実践用導体電極の形成されていない前記地縁層の 面に、抵抗値の低い導体材や形成されるとともに、 前記第1及び第2実装用導体電極と電気的及び物理的に 接続されたインダクタンスパターンと、から成る複合機 能電子部起を、

有することを特徴とする電圧制御発振器。

【請求項12】 インダクタンス素子と電圧可変容量素 子とから成る共振回路と、

制御電極に前記共振回路が接続されるとともに直流電圧 でバイアスされた発掘用トランジスタと、を有し、 前記共振回路を構成するインダクタンス案子と、該イン ダクタンス案子と並列に接続される温度補頂用コンデン サとが、前記機合機能電子部品によって構成されること を特徴とする請求用 1 に記載の電圧制御発頻器。 【発明の詳細な説明】

F DE DIS DELMO, T. SPE, DI

[0001]

【発明の属する技術分野】本発明は、異なる電気的機能 を有する電子業子が形成された複合機能電子部品、その 製造方法及びそれを備えた電圧制御発振器に関するもの である。

[0002]

【従来の技術】従来より使用されている電圧制御発展器 の回路構成を、図1に示す。尚、この図1に示す電圧制 脚発展器の回路構成については、本発明における電圧制 脚発振器の回路構成と同様なので、その構成の詳細な説 明については後述するものとし、以下に簡単に説明す る。図1に示す電圧制御発振器は、可変容量グイオード Dと、インダクタンス薬子し1、L2と、コンデンサC 1. C2. C3. C4とで、共振回路Aが構成される。 又、npn型トランジスタワ1と、コンデンサで5. C 6. C7と、拡抗R1, R2, R3, R4で負性抵抗回路Bが構成される。更に、npn型トランジスタT2 と、インダクタンス業子L3と、コンデンサC8, C 9, C10, C11と、抵抗R1, R2, R4とで増幅 回路Cが規密される。

【0003】この図1の示される電圧制御発振器は、図9のように基板上に各条子を構成する電子部品が実装される。した、サラジスタ71、T2を1つの電子部品として構成するとトランジスタ1パッケージ型トランジスタ1と、パリキャップダイオード2を、抵抗ペコンデンサを構成するチップ型電子部品3とが実装されている。この実建基板4上に実験されている。この実建基板4上に実験されている。たりでは1元の電子部品は、それぞれ、2トランジスタが1点、パリキャップダイオード2が1点、その他のチップ型電子部品3が15点となり、全体で17点の電子部品が実装されていることとなる。尚、不図示であるが、インダクタンス素子は、実装基板4上に導電性ペーストを印刷、焼き付けすることで、等体パターンとして形成される。

【0004】にのように、多数の素子より構成される電圧制御発器器において、近年求められ続けている装置の小型化について、この多数要子を高密度で実験することによって対応している。又、この装置の小型化については、電圧制御発振器以外の分野において、実装する部品に複数の機能を持った複位能部品とすることによって、その部品点数を減少させることで対応しているものが、特開平9-283704等公報において提案されている。

[0005]

【発明が解決しようとする問題】現在の小型電子部品の 高密度実践技術は限界に近づいており、図 ののように、 17点の各電子部品を実装する基板4の面積は、5.0 mm×4.0 mmが必要となる。そこで、実装する電子 部品の大きる目体を小さくすることも考えられるが、こ の電子部品の小型化には製造の困難さが伴う。又、実装 部品の高品数の削減も、その性能を保持するには限界と なっている。

【0006】又、特開平9-283704号公輪のよう な、抵抗成分と容量成分を持っ複合機能電子部品が提供 されているが、抵抗部分とコンデンサ部分が値列に接続 されるように構成されたものであり、図1の回路構成に たものへの適用が不可能である。更に、コンデンサ部分 について、その容量値を大きくするには、コンデンサ部分 り、半導体基板上に形成される面積を広くする必要があ り、半導体基板上に形成される面積が大きくなる。

【0007】更に、電圧制御発振器は、その発振周波数 を調整するために、基板に内装されている導体パターン をレーザーなどで焼きとるトリミングという工程を行い、その主たる原因となるインダクタンス素子の値のバラツキを調整する必要があった。

[0008] このような問題を鑑みて、本発明は、複数 の異なる電気機能の実装部部を1つの電子部品として構 吸された機会機能電子部品及びその製造方法と、この複 合機能電子部品が搭載されることによって、その基板面 積を小さくすることができる電圧制御発展器とを提供す ることを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するため に、前京項」に記載の複合機能電子部品は、外部と電気 助に接接するための第1実実用導体電極の必定実典用 導体電極と、前記第1実集用導体電極の必と電気的及び 物理的に接続された複数の第1 導電体層と、前記第2実 期準体電極のみと電気的及が理即的に接続された複数 の第2導電体層と、前記第1及び第2導電体層間及びそ の周囲を限う絶縁型と可頼成されるとともに、前記第2 京電体層と前記第2等電体解的記絶縁型と前に変 で変化層と前記第2等電体解的記絶縁型と前で、 に形成された積層セラミックコンデンサと、試積層セラ ミックコンデンサにおける前記第1及び第2実装用導体 電極の形成されていない前記録を層の表面にある ととともに、前記第1及び第2実装用導体電極と電気的 及び物理的に接続された抵抗体と、を有することを特徴 とする。

【0010】このような複合機能電子部品において、銀 や銀パラジウムなどの導電体材料によって形成される第 1及び第2導電体層を、その間に酸化チタンや酸化バリ ウム及び酸化鉛などの絶縁材料を混合したガラスセラミ ック材料で形成された絶縁層を挟んで形成することで 容量部分を形成する。この容量部分の両側に、第1 進電 体層と電気的及び物理的に接続された第1実装用導体電 極と、第2導電体層と電気的及び物理的に接続された第 2実装用導体電極とを設ける。又、この容量部分は、第 1及び第2実装用導体電極が接続される面以外の面が、 絶縁層で覆われており、この絶縁層の表面に、第1及び 第2実装用導体電極と電気的及び物理的に接続するよう に、酸化ルテニウムなどの抵抗体材料によって抵抗体が 形成される。このようにして、第1及び第2実装用導体 電極間に、並列に接続された抵抗部分及び容量部分を有 する複合機能電子部品となる。

【0011】又、このような複合機能電子部品において、請求項2に記載するように、前記機合機能電子部品の形状を 直方体形状とし、対向する2面に前記第1及び第2実装用導体電極が形成された2面以外の4面のうちの少なくとも電かでは一般が変更に、前記抵抗体が形成されるこのとでは、表別にしても構わない。

【0012】請求項3に記載の複合機能電子部品の製造 方法は、抵抗機能と容量機能を有する複合機能電子部品 の製造方法において、第1事電休局と第2導電休局の 及びその周囲に絶縁層が形成されるように、前部2割1及 び第2導電休層及び前記絶縁層が順に積層された後、周 囲に形成された前記絶縁層の表面上に抵抗体が形成さ れ、前記部1事域休用屋及所部抵抗体に電気的及び物理 的に接続されるように、外部と電気的に接続するための 第1実建用導体電極が形成されるとともに、前記第2導 電休層及び前記抵抗体に電気的及び物理的/接続される ように、外部と電気的の近り物理的/接続される ように、外部と電気的かかするとかの第2実施用導体 電極が確定されることを考問かする。

【0013】にのようにすることで、従来のように、絶縁間と海電体層とを交互に形成して容量部を形成して 線電と海電体層とを交互に形成して容量部を形成して 後、表面の総験側に抵抗体材料をスクリーン印刷法など でパターン形成して抵抗体を形成する。そして、このよ うに抵抗部となる抵抗体を形成さる。そして、このよ 向する2面に実装用導体電衝を銀ペーストに半田メッキ を施して接続することで、第1導電体層及び抵抗体を第 1実装用導体電極に電気的液び物理的に接続するとも に、第2等電体層及び抵抗体を電気的及び物理的に第2 実装用導体電低に接続する。

[0014] X、請求項4に記載するように、前記複合 機能電子部品が形成された後、前記複合機能電子部品の アドミックンスが観定され、測定したアドミックンスの 実数値より抵抗部分の抵抗値が検出されるとともに、測 定したアドミックンスの虚数値より容量部分の容量値が 検出されるようにしても増かない。

[00015] 請求項5に記載の複合機能電子部品は、外部と電気的に接続するための第1実装用海体電極及び第 気的及び特理的に接続された複数の第1等電体層と 気的及び特理的に接続された複数の第1等電体層と 前 記第2実装用導体電極のみと電気の2が物理的に接続された複数の第1等電体層と 前 記第2実装用導体電極のみと電気の2が物理的に接続 間及びその周囲を覆う絶縁層とで構成されるとともに、 前記第1第電体層と前記第2導電体層 「間及びその周囲を覆う絶縁層とで構成されるとともに、 前記第1第電体層と前記第2導電体層が前記絶縁層を 状で変互に影響された積層とラックコンデッサと、該 積層セラミックコンデンサにおける前記第1及び第2実 装用導体電極の形成されていない前記絶影響の表面に、 比抗症の低い端や材料で形成されるとともに、前記第 1及び第2実装用導体電極と電気的及び物理的に接続されたインダクタンスパターンと、を有することを特徴と する。

【0016】このような複合機能電子部品において、銀 や銀パラジウムなどの導電体材料によって形成される第 1及び第2等電体層を、その間に酸化チタンや酸化パリ ウム及び降化鉛などの熔線材料を混合したガラスセラミ ック材料で形成された絶縁層を挟んで形成することで、 容量部分を形成する。この容量部分の両側に、第1導電 体層と電気的及び物理的に接続された第1実建用導体電 低と、第2等電体層と電気的及び物理的に接続された第 2実装用導体電機と、電気的及び物理的に接続された第 1及び第2実践用導体電極が接続される面上外の面が、 始解層で要われており、この絶縁層の表面に、第1及び 第2実践用導体電極と電気的及び物理的に接続するよう に、銀や銀パラジウムなどの導電体材料によってインダ クタンスパターンが形成される。このようにして、第1 及び第2実装用導体電極間に、並列に接続されたインダ クタンス部分及び容量部分を有する複合機能電子部品と なる。

【0017】又、このような報告機能電子部品におい 、請求項6に記載するように、前記被合機能電子部品 の形状を、直方体形状とし、対向する2面に前記第1及 び第2実装用導体電極が形成され、該第1及び第2実装 用導体電極が形成された2面以外の4個のうちの少なく とも1面の前記絶縁層の表面に、前記インダクタンスパ ターンが形成されなようにしても構わない。

【0018】請求項下に記載の権合機能電子部品の製造方法に抵抗機能と容量機能を有する複合機能電子部品の製造方法において、第1準電体層と第2準電体層の限及びその問題に絶縁層が形成されるように、前記第1及び第2準電体層及び前記/絶縁層が順に積層された後、抵抗率の低い端体材料によって、周囲に形成された後、抵抗率の低い端体材料によって、周囲に形成された後、転前記事1率電体層及が前記インダクタンスパターンに電気的及び物理的に接続されるように、外部と電気的に接続されるように、外部と電気的に接続するための第1実装用導体電極が形成されるととも、前記記令3部域体圏及が指されるように、外部と電気的に接続するための第1実装用導体電極が形成されるとともに、前記記令3部域体圏を指されるように、外部と電気的に接続するための第2実装用導体電極が形成されることを特徴とするための第2実装用導体電極が形成されることを特徴とするための第2実装用導体電極が形成されることを特徴とする。

【0019】このようにすることで、従来のように、絶験官と導電体層とを交互に形成して容量部を形成した 後、表面の絶縁層に酸ペーストなどをスクリーン印刷法 などでパターン形成してイングクタンスパターンを形成 する。そして、このようにイングクタンスペテー部となる イングクタンスパターンか形成された容量部の側面の対 向する2面に実装用導体電船を銀ペーストに半田メッキ を能して接続することで、第1導電体層及びイングクタ ンスパターンを第1実接用導体電船に電気的及び物理的 に接続するとともに、第2導電体層及びイングクタンス パターンを電1実接用導体電船に電気的及び物理的 に接続するとのいか理的に第2実装用導体電極に接 統する。

【0020】又、請求項8に記載するように、前記複合 機能電子部品が形成された後、前記複合機能電子部品の 共振周波数が測定されるようにしても構わない。

[0021] 請求項9に記載の電圧制即発振器は、制算 電圧によって発振周波数を変化させる電圧制御発振器に おいて、外部を電気的に接続するための第1実短用導体 電極及び第2実装用導体電極と、前記第1実提用導体 億のみと電気的及び物理的に接続された複数の第1等電 体層と、前記第2実提用等体電極のみを電気的及び物理 的に接続された複数の第2等電体層と、前記第1及55 2とさして、前記第1等電体機と前記第2章を確保機とで構成される とともに、前記第1等電体機と前記第2等電体機が前記 地線層を挟んで交互に形成された積層セラミックコンデンサと、該程標とラミックコンデンサと、該代籍とラミックコンデンサとは行為前記第1 及び第2実装用導体電極の形成されていない前記絶経層 の表面に形成されるととともに、前記第1度55第2実統 用導体電影を運動的反び構造的に接続された現代体と、 から成る被合機能電子部品を、有することを特徴とす。

[0022] 請求項10に記載の電圧制師整機器は、該 求項9に記載の電圧制師発振器において、インゲクタン ス素子と電圧可変容量素子とから成る共振回路と、制師 電極に前途共振回路が接続されるとともに直流電圧でパイアスされた発振用トランジスタと、を有し、前記発振 用トランジスタのエミッタ電極に一端が接続されるとと もに並列に接続された抵抗及びコンデンサが、前記模を 機能電子部品によって構成されることを特徴とする。

【0023】請求項11に記載の電圧制御発振器は、制 御電圧によって発振周波数を変化させる電圧制御発振器 において、外部と電気的に接続するための第1実装用導 体電極及び第2実装用導体電極と、前記第1実装用導体 電極のみと電気的及び物理的に接続された複数の第1導 電体層と、前記第2字装用導体電極のみと電気的及び物 理的に接続された複数の第2導電体層と、前記第1及び 第2 導電体層間及びその周囲を覆う絶縁層とで構成され るとともに、前記第1連電体層と前記第2連電体層が前 記絶縁層を挟んで交互に形成された精層セラミックコン デンサと、該積層セラミックコンデンサにおける前記第 1及び第2実装用導体電極の形成されていない前記絶縁 層の表面に、抵抗値の低い導体材料で形成されるととと もに、前記第1及び第2実装用導体電極と電気的及び物 理的に接続されたインダクタンスパターンと、から成る 複合機能電子部品を、有することを特徴とする。

[0024] 請求項12に記載の電圧制御発振器は、請求項11に記載の電圧制御発振器はおいて、イングクタ ンス業子と電圧可変容量素子とから成る共振回路と、制 御電極に前記共振回路が接続されるとともに直流電圧で バイアスされた発頻用トランジスタと、を有し、前記共 製回路を構成するイングクタンス業子と、該インダクタ ンス素子と並列に接続される温度補償用コンデンサと が、前記沿台機能電子部品によって構成されることを特 微とする。

[0025]

【発明の集散の形態】《電圧制御発振器の回路構成)本 毎明の電圧制御発振器は、使来より使用されている電圧 制御発振器と、同様、図1に示す回路構成となる。図1に 示す電圧制御発振器は、一端に制御電圧VTが印加され るインダクタンス業子し1及びコンデンサで11と、イン グクタンス業子11の他端とフルード側が始終されると ともにアノード側が接触された可変容量ダイオードD と、インダクタンス素子し1と可変容量ダイオードDの カソード限との接続ノードに一端が接続されたコンデン サC2と、このコンデンサC2の他端に一端が接続されたコンデン るとともに他端が接地されたインダクタンステーL2及 ゾコンデンサC3と、コンデンサC2、C3の接続ノー ドに一端が接続されたコンデンサC4とが設けられ、共 継回路入が構成される。

【0026】この共振回路人において、可変容量ゲイオードDの容量値を制御するための電圧を与えるために、 インダクタンス素子L1とコンデンサで1とでローパス フィルタを構成される。又、入/4ストリップライン共 振器からなるインダクタンス素子L2と、進度補債用業 子となるコンデンサで3と、可変容量ゲイオードDとで 並列共振回路が構成される。又、コンデンサC4によっ て、後限の回路への値波度分の入力を防ぐ。尚、コンデ ンサC10を触が接触される。

【0027】コンデンサC4の他端に接続されて共振国 路Aからの電圧がベースに与えられる n p n 型トランジ スタT1と、トランジスタT1のベース・ユミッタ間に 接続されたコンデンサC5と、トランジスタT1のエミック間に たに一端が接続された抵抗日1、R2と、トランジスタ T1のエミックに一端が接続されるとともに他端が接地 されたコンデンサC6及び抵抗R3と、トランジスタT のコレクタに一端が接続されるとともに他端が接地さ れたエンデンサC7と、一端が抵抗R2の他端に接続さ れた抵抗R4とによって、負性抵抗回路 Bが構成され あ、高、抵抗R4の他動が接触される。 高、抵抗R4の他動が接触される。 高、抵抗R4の他動が接触される。

【0028】更に、抵抗R1、R2、R4と、抵抗R2の他端にベースが接続されるとともにトランジスタT1のコレクタにエミッタが接続されたロpn型トランジスケT2と、トランジスタT2のコレクタに一切が接続されたコンデンサC9、C10及びインダクタンス素子し3と、インダクタンス素子上3で、増幅回路Cが構成される。高、コンデンサC9、C11の他端が上投きされる。高、コンデンサC9、C11の他端が上投きされる。西、エンボンサC11な代表によって、増加される、カンボンサでC11の接続ノインダクタンスス条子上3、コンデンサC11の接続ノードには、バイアス電圧VDが日加される。

【0023】このように構成されるとき、負性抵抗回路 Bが共振回路Aと発振条件を満たした間被数を安定して 出力するとともに、増幅回路Cは負性抵抗回路Bととも にコルビッツ型の発振用能御回路として動作することに よって、負性抵抗回路Bの発振信号を増幅する。そして、このようにして増幅された発振信号は、コンデンサ C10によって直流成分が除去された信号として、コン デンサC10の他端に接続された出力端子のUTより出 力される。このとき、トランジスタ下13が発用のトラ ンジスタとして動作するととは、トランジスタア12が 増幅用のトランジスタとして動作する。

【0030】図1に示す電圧制制発振器は、以下に説明 する各実施形態における電圧制御発振器において共通で ある。よって、以下の各実施形態においては、図1に示 す電圧制御発振器に使用される複合機能電子部品につい て、それぞれ説明する。

【0031】<第1の実施形態>本発明の第1の実施形態について、図面を参照して説明する。図2は、図1の 延圧制御発掘器に設けられる抵抗成分と容量成分を有す を複合機能能子部品の構成を示す斜規図及び等価回路図 である。図3は、図2の複合機能電子部品の断面図であ る。図4は、図2の複合機能電子部品と検査装置との関 係を示すプロック図である。

【0032】図2(a)の外観射視図に示す液合機能電 大型が表現で、大型では、 とコンデンサが並列に接続された複合機能電子配品で、 図1における抵抗R3とコンデンサC6とを構成するための複合機能電子部品である。図2(a)に示す故合機 能電子部品は、両側の対向する2面に実装用導体電極2 2、23が設けられた積層セラミック構造と持つ直方体 のチップ型コンデンサ21において、実装用導体電極2 2、23の形成されていない1面に抵抗体24が形成された構成のものである。

【0033】にの図2(a)のような複合機能電子部品、図3の断面図のように、実設用導体電極2とにその側面の1面が電気的及び物理的に接続された導電体層31aと、実装用導体電極25にその側面の1面が電気的及び物理的に接続された準電体層31bと、絶縁層3とが交互を重ね合わせられることによって、視層セラミックコンデンサであるチップ型コンデンサ21が形成される。この事電体層31a、31bは、銀中銀パラシーなをどより成り、又、絶縁層32は、酸化チタンや酸化パリウム及び酸化鉛などの絶縁材料を混合したガラスセラミッグ有料から成る。このとき、導電体層31aの大りでは、2に接続されていない。又、導電体層31bの実装用導体電極22に接続されていない。又、導電体層31bの実装用導体電極23に接続されていない。又、導電体層31bの実装用導体電極23に接続されていない。又、導電体層31bの実装用導体電極23に接続されていない。又、導電体層31bの実装用導体電極23に接続されていない。又、導電体層31bの実装用導体電極23に接続されていない。又、導電体層31bの実装用導体電極22に接続されていない。又、導電体層31bの実装用導体電極23に接続されていない。

[0034] このようにして形成されるチッツ型コンデ サウ21の上面に、酸化ルテニウムなどの抵抗体材料に よって、抵抗体24が形成される。このチップ型コンデ シウ21に形成された抵抗体24が実践用導体電極2 2,23と電気的及び物理形式接続されるように、実装 用導体電極22,23がコの字型に形成される。尚、こ のように抵抗体24が形成された絶縁層32の表面に は、図示していないが、保報競別談けられる。

【0035】図2及び図3のような構成の複合機能電子部品は、まず、銀や暖パラジウムなどの薄体材料とガラスセラミック材料をスクリーン印刷法などによって積層するように形成することで、導電休雨31a、31b及

び絶縁層 3 2が積層された積層セラミックコンデンサが 形成される。次に、この積成された積層セラミック目 アンサの1 面に、抵抗体材料をスタリーン印刷法で印刷 するなどして、抵抗体2 4を形成する。そして、このよ うに抵抗体2 4が形成された積層セラミックコンデンサ の対向する側面回面に、銀ペーストに半田メーキを施し た実装用導体電極 2 2、2 3が接続されることによっ て、実装用導体電極 2 2、2 3が、抵抗体2 4 及び導電 体層 3 1 a、3 1 bと電気的に接続される。

【00361この複合機能電子部品は、図4のように、インビーグンスアナライザといった電子部品のアドミックンスを測定することが可能な測定装置41のリード場クスを測定すると40の実装用導体電極22、23に接続されることによって、そのアドミックンス特性が測定される。即ち、複合機能電子配品40のアドミックンスドーG+J×が測定されたと巻、その抵抗値が、1/Gで有り、又、その容量値がメンタボー(情)「は測定装置41で測定する緊に使用する交流電源の周波数)となる。

【0037】このような操合機能電子部品が設けられた 塩圧刺酵発器器の実装都品点数は、図5のように、基板 4に実装される2トランジスタ1パッケーン型トランジ スタ1が1点、バリキャップダイオード2が1点、複合 娘能電子部品を含むその他のアッ型電子部品が14 点となり、全体で16点となる。このとき、各部品同士 の実装間隔は、従来と同機と0.2m即以上確保するこ。 基板4の基板サイズを4.6mm×4.0mmとすること とができる。よって、近来のものの基板サイズと比較し 、略名条板サイズを4.6mm×4.2比較し た、略名条板を7.2を2の配を2ができる。

[0038] <第2の実施形限>本発明の第2の実施形態について、図面を参照して影明する。図のは、本実施 形態の電圧制御発展器に設けられるインダクタンス成分 と容量成分を有する複合機能電子部品の構成を示す斜視 図及び等極回数日である。図づは、図6の複合機能電子部品 が高め助所図である。図らは、図6の複合機能電子部品 と検査装置との関係を示すプロック図である。尚、図6 及び図7において、図2及び図3の複合機能電子部品と 同一の目的で使用する部分については、同一の符号を付 して、その詳細な説明は容等する。

【0039】図6(a)の外職斜拠図に示す被合機能電 不部品は、図6(b)の等値回路図に示すように、イン ダクタンスとコンデンサが坐別に接続された複合機能電 子部品で、図1におけるインダクタンス素子L2とコン デンサC3とを構成するための複合機能電子品品であ 。図6(a)に示す接合機能電子部品は、画例の対向 する2面に実装用導体電極22、23が設けられた積層 セラミック構造を持つ置方体のチップ型コンデンサ21 において、実装用導体電極22、23の形成されていない1面にインダクタンスパターン51が形成されて構成 のものである。

[0040] この図6(a)のような複合機能電子部品 は、第1の実施形態と同様、図7の断面図のように、実 装用導体電格22にその間面の1面が電気的及び物理的 に接続された導電体層31aと、実装用導体電極23に その側面の1面が電気的及び地理的に接続された導電体 層31bと、絶縁層32とが交互に重ね合わせられるこ とによって、視層セラミックコンデンサであるチップ型 コンデンサ21が形成される。

【0041】そして、このようにして形成されるチップ 型コンデンサ21の上面に、銀ペーストなどの導体材料 によって、インダクタンスパターン51が形成される。 このチップ型コンデンサ21に形成されたインダクタン スパターン51が実装用導体電配22、23と電気的及 び物理的に接続されるように、実装用導体電配22、2 3がコの字型に形成される。尚、このようにインダクタ ンスパターン51が形成された絶縁層32の表面には、 図示しているが、保護脚が好けられる。

【0042】図6及び図7のような構成の複合機能電子 が品は、第1の実施形態と同様、まず、銀中級パラウ みなどの導体材料とガラスセラミック材料をスクリーン 印刷法などによって積層するように形成することで、導 電体層31a、31b及び純極層3分が積層された積層 セラミックコンデンサが形成される。次に、2の構成された積層 セラミックコンデンサがり面に、導体材料をス クリーン印刷法で印刷するなどして、インダクタンスパターン51が形成する。そとし、このようにインダクタ ンスパターン51が形成された積層セラミックコンデン サの対向する側面2面に、銀ペーストは・ドロエッキを施 に大実装算体に覆22、23が、インダクタンスパターン51及び郭電体層31a、31bと電気的に接続される。 て、実装用導体電極22、23が、インダクタンスパターン51及び郭電体層31a、31bと電気的に接続される。

【0043】この複合機能電子部品は、図8のように、 ネットワークアナライザといった電子部品と流れる電流 の条幅を測定することが可能を加定装置81のリード端 子に接続されたリード82、83が、複合機能電子部品 80の突旋用導体電極22、23に接続されることによ って、その共振周波数が測定される。即ら、後侵機能電 子部品80を流れる電流の振幅に対する周波数特性が測 定され、その電流の振幅が小さくなる周波数キ共振周波 数として検出される。

【0044】にのように共転開波数が制定された複合機能電子部品が、電圧制御券振器の共振回路へのインタククンス素子に2とコンデンかで3とを構成する部分に実装されることによって、電圧制御発振器で使用する発展の自波数に応じた関数特性を有力を共振回路をできることができる。又、この電圧制御発振器の発振開波数を変する場合には、その共振周波数の異なる複合機能を変する場合によって対応することができるの

で、従来のように、イングクタンスパターンの爆体縮を 消失して耐波殻調整する工程が不要とすることができ、 消勢に阅读数調整を行うことができる 更に、次まのようなイングクタンスパターンを、他の電子部品が実装される基度上に設ける必要がくくなるので、このインタク タンスパターンが設けられた実装両分、その基板回積を 削減することができる。

【0045】高、図1に示す電圧制御発標器において、第1及び第2の実施形態にて説明した議合機能電子部局所が実装されるようにしても精力ない。このようにして構成することで、電圧制御発展器が構成される基板の面積を更に循いすることができ、電圧制砂発展器を更に一の型化することが可能となる、又、本発明の資産機能電子部品は、第1、第2の実能形態の形状に限定されるものでなく、例えば、チップ型コンデンサの後継票におけるものでなく、例えば、チップ型コンデンサの後継票におけるものでなり、例2は、チップ型コンデンサの後継票では、 されるものや チップ型コンデンサの複数の発表に限点は低低に対していません。

[0046]

【発明の換紙】本売明によると、健果のチッフ型コンデンサの絶縁類の表面に抵抗体又はインダクタンスパターンを構成することによって、第1及び第2実換用導体電機間に管難度分と扱抗成分とが並列に、又は、容量成分とインダクタンス成分とが並列に接続された残合機能電子結晶を構成することができる。よって、健康の手のプロンテンサと、その大ささが見ば国等の概合機能電子結晶とすることができるため、各種回路を構成する影に実装される基板面積を縮小することができる。

【0047】又、容量成分とイングクタンス成分とが並 列に接続された複合機能電子部品を電圧制師牽攝器に用 いたとき、この複合機能電子部品の共振開波数を予め網 定することが可能であるので、従来のように、インダク クンスパターンをレーザー照射などで消失させて周波数 調整をする必要がなくなるとともに、電圧制御発展器の 発展開放数に応じた実展開波数の複合機能電子部品を選 別して設けること、容易に電圧制御発展器の発展開放 数を設定することができる。

【図面の簡単な説明】

【図1】電圧制御発振器の構成を示す回路図。

【関2】第1の実施形態の複合機能電子部品の構成を示す外観領視因及び等価回路図。

【図3】第1の実施形態の複合機能電子部品の内部構成 を示す婚嗣図。

【図4】第1の実施形態の複合機能電子部品と測定器と の関係を示す図。

【図5】第1の実施形態の複合機能電子都品を実装した 基板実装順における電子部品の配置図。


【図6】第2の実施形態の複合機能電子部品の構成を示す外觀斜視図及び等価回路図。


【図7】第2の実施形態の複合機能電子部品の内部構成 を示す胼胝図。

【図8】第2の実施形態の複合機能電子部品と測定器と の関係を示す図。

【図9】従来の電圧制御発振器を構成する電子部品を実 装した基板実装面における電子部品の配置図。


- 2トランシスショハッケ
 バリキャップダイオード
- ハリキャップタイオ
 チップ型電子部品
- 4 実験抵援
- 21 チップ型コンデンサ
- 22.23 実装用導体電極
- 2.4 抵抗体
- 3.2 締繰層
- 51 インダクタンスバターン






[32]







フロントページの続き

(51) Int. Cl. ?		識別記号	FI			(参考)
H01G	4/30	301	H03B	5/04	C	5J081
		311		5/12	G	
H03B	5/04		H03H	5/02		
	5/12			7/06		
нозн	5/02		H01G	4/40	307A	
	7/06		H01F	15/00	D	
			H01G	4/40	321A	

Fターム(参考) 5E001 AB03 AC10 AH01 AJ01 AJ02 AJ03

5E033 AA27 BB02 BC01 BD01 BG02

5E070 AA05 AB01 AB02 BA12 CB03

5E070 AA05 AB01 AB02 BA12 CB0 CB12

5E082 AA01 AB03 BC39 DD02 DD08 DD11 EE04 EE11 EE23 EE35

FF05 FG06 FG26 KK08 LL15 5J024 AA01 CA03 DA04 DA29 DA31 DA32 EA05

5J081 AA03 AA11 CC43 DD03 DD21 EE02 EE03 EE09 EE18 GG05